2.5Dパッケージとは?――インターポーザー上で複数チップを高密度接続する
2.5D実装の構造、インターポーザー、Micro Bump、HBMとの関係、長所短所を説明する。
客観的事実この記事のタイプ:事実・解説
この記事の結論
- 2.5Dは複数Dieを高密度配線を持つ中間基板上へ横並びに配置する
- 短く広い配線によりLogicとHBMなどを高帯域接続できる
- Interposer面積、接合、熱、反り、検査、コストが課題になる
まず結論
2.5Dパッケージは、Logic、Memoryなど複数のDieをInterposerと呼ばれる高密度な中間配線基板の上へ並べて接続する技術です。
チップを直接縦積みする3D実装とは異なり、主要なDieは横方向に配置されます。通常のPackage基板より細かい配線で接続できることが特徴です。
なぜ「2.5D」なのか
平面的な2D実装より高密度ですが、全てのチップを垂直に積む3D構造とは異なるため、2.5Dと呼ばれます。厳密な定義や呼び方は業界・製品で多少異なります。
基本構造
- Logic DieやHBMなどをInterposer上へ実装する
- Micro BumpなどでDieとInterposerを接続する
- InterposerをPackage基板へ接続する
- Package基板から外部のプリント基板へ接続する
Silicon Interposerでは細い配線を形成しやすく、TSVを通じて裏面側へ信号と電源を引き出します。有機材料やGlassを使う方式もあります。
メリット
- Die間配線を短く、広くできる
- LogicとHBMを高帯域で接続できる
- 異なる製造プロセスのDieを組み合わせられる
- 一つの巨大Dieより歩留まりを高められる場合がある
AI・HPC向けProcessorとHBMの組み合わせが代表例です。
デメリットと課題
Interposerが大きくなると製造コストと欠陥リスクが増えます。多数の微細接合部、Package反り、電源供給、熱の集中、Known Good Dieの確保、組立後の検査・修理が難しくなります。
また、接続が短くても信号品質が自動的に保証されるわけではありません。配線構造、Ground、電源Noise、TimingをPackageとDieをまたいで設計します。
3D・Chipletとの関係
2.5DはChipletを組み合わせる有力な実装方法です。一方、3D実装はDieを垂直方向に積みます。製品によっては2.5Dと3Dを組み合わせます。