ガラスインターポーザーとは？――TGVの作り方から微細配線・低損失・量産課題まで解説

まず結論

ガラスインターポーザー（Glass Interposer）は、半導体チップ同士を短い微細配線で接続するための「中継基板」をガラスで作ったものです。ガラスの表面には銅の再配線層（RDL）を形成し、必要な場所にはガラスを貫通する導体（TGV）を設けます。

注目される理由は、ガラスが透明だからではありません。大きな面積でも平らさと寸法精度を確保しやすく、適切な材料を選べば高周波信号の損失も抑えられるためです。複数の演算チップやHBM（広帯域メモリー）を一つのパッケージに載せる「2.5D実装」で、シリコン製インターポーザーなどを補完・代替する候補になります。

ただし、ガラスに置き換えれば自動的に安く、速く、冷えやすくなるわけではありません。微細な穴を大量に開け、その内側を金属化し、割れずに大型基板を加工する技術が必要です。素材の長所を、実際の製造歩留まりまで含めて引き出せるかが勝負になります。

1. そもそもインターポーザーは、なぜ必要なのか

スマートフォンやAI向けの高性能半導体では、演算を担当するチップ、メモリー、入出力を担当するチップなどを一つのパッケージにまとめることがあります。複数の小さなチップを組み合わせる方式はチップレットとも呼ばれます。

ところが、半導体チップの端子は非常に細かく、一般的なプリント配線板や有機パッケージ基板の配線だけでは、多数の端子を短い距離で引き回すのが難しくなります。そこで、チップとパッケージ基板の間に、より細かい配線を作れる中間層を挟みます。これがインターポーザーです。

例えば、GPUと複数のHBMをつなぐ場合、重要なのは単純な電気の導通だけではありません。

• 数千本規模の接続を限られた面積に収めること
• 配線を短くして抵抗・容量・遅延・消費電力を抑えること
• 高速信号の波形が崩れないように、配線のインピーダンスや戻り電流の経路を設計すること
• チップの発熱や、温度変化による接合部の応力に耐えること

インターポーザーを使う2.5D実装は、チップを同じ平面上に並べて高密度に接続する方式です。チップを文字どおり縦に積む3D実装とは異なりますが、両者を組み合わせる例もあります。

誤解しやすい点： HBMのメモリーチップ内部に使われるTSV（シリコン貫通電極）と、ガラスインターポーザーに形成するTGVは別の場所の配線です。インターポーザーをガラス製にしても、HBM内部のTSVがすべてTGVに変わるわけではありません。

2. 断面構造を分解する：RDL、TGV、バンプは何をしているか

ガラスは基本的に絶縁体なので、ガラスそのものが信号を運ぶのではありません。信号や電源は銅の配線・電極を通って移動します。

構成要素	役割	設計・製造で重要な点
半導体チップ（Die）	演算・記憶などを行う	端子配置、発熱密度、実装時の荷重
マイクロバンプなどの接合部	チップと中間基板を電気・機械的につなぐ	接合ピッチ、位置合わせ、接合信頼性
RDL（再配線層）	ガラス表面を横方向に走り、チップ間を接続する	線幅、線間隔、層間絶縁、伝送特性
TGV（ガラス貫通電極）	ガラスの表裏を厚さ方向に接続する	穴径、深さ、めっき被覆、ボイド、応力
ガラス基板	配線・接合を支持する絶縁性の土台	厚さ、平坦度、熱膨張係数、破壊強度
パッケージ基板	電源・信号を外部端子に振り分ける	配線層数、反り、はんだ接合

電気的には、例えば次のような経路になります。

チップAの端子 → マイクロバンプ → RDL → マイクロバンプ → チップBの端子

チップ間を横方向につなぐだけなら、この経路にTGVが必ず登場するとは限りません。一方、チップの信号や電源を下側のパッケージ基板へ降ろす場合には、RDL → TGV → 裏面配線・接合部という経路が使われます。

つまり、RDLは横方向の配線、TGVは厚さ方向の配線です。この二つを区別すると、後の製造工程が理解しやすくなります。

ガラスインターポーザーと「ガラスコア基板」は同じではない

近年の報道では、ガラスインターポーザーとガラスコア基板がひとまとめに「ガラス基板」と呼ばれることがあります。しかし、実装上の役割は異なります。

呼び方	ガラスが使われる位置	主な目的
ガラスインターポーザー	チップ直下の高密度な中間配線基板	チップレット間の短距離・高密度接続
ガラスコアパッケージ基板	従来の有機コアに相当する支持層	大型パッケージの寸法安定性、表裏接続、高密度化
ガラスキャリア	加工中に薄い基板や再構成パネルを支える仮支持板	一時的な支持、搬送、加工精度の確保

いずれもガラスを活用しますが、ガラスコア基板の採用発表が、そのまま全面ガラスインターポーザーの量産を意味するわけではありません。材料の位置と配線密度を分けて判断する必要があります。[参考1・参考4]

3. なぜシリコンや有機樹脂ではなく「ガラス」なのか

3-1. 大型化しても、平坦性と寸法安定性を確保しやすい

シリコンは非常に微細な配線を作れますが、一般的には円形ウエハーを使うため、製造可能な一枚の面積や取り数に制約があります。一方、ガラスはディスプレー製造で培われた大面積・矩形基板の製造技術を利用できる余地があります。

また、ガラスは比較的高い剛性と良好な面品質を持つため、基板が反ったり、工程中に伸縮・変形したりすると困る微細配線形成に適しています。ガラスメーカーのSCHOTTは、先端実装向けの例として510 × 515 mmのパネルを示しています。[参考4]

ただし、「大きいガラスが作れる」ことと「その全面に数µm級の配線を高歩留まりで作れる」ことは別問題です。この差が後述するパネル量産の難しさです。

3-2. 絶縁体なので、高周波損失を抑えられる可能性がある

シリコンは半導体であり、基板の抵抗率によっては高周波の電界が基板側へ結合し、損失に寄与します。ガラスは高抵抗の絶縁体なので、基板を介した不要な電流や一部の寄生損失を抑えやすいという特徴があります。[参考2]

ただし、絶縁体であっても交流電界に対する誘電損失はゼロではありません。材料を評価するときは、少なくとも次の二つを確認します。

• 比誘電率（Dk、εr）：配線と周辺導体の間にどれだけ電界エネルギーを蓄えるかに関係し、伝搬速度や配線容量へ影響する。
• 誘電正接（Df、tanδ）：誘電体が電界エネルギーを熱として失う度合いの目安。一般に同じ周波数・構造なら、小さいほど誘電損失は低い。

IEEE Electronics Packaging Societyの技術解説には、10 GHzで測定したガラスの例として、アルカリフリーガラスのDk = 5.8、Df = 0.006と、合成シリカガラスのDk = 3.8、Df = 0.0002が掲載されています。[参考1] 同じ「ガラス」でも、誘電損失の値には大きな差があるわけです。

なお、実際の信号損失には銅配線の表皮効果、表面粗さ、配線形状、ビアや接合部での反射も関与します。**「ガラスだから低損失」ではなく、「選んだガラスと配線構造で低損失に設計できる」**と理解するのが正確です。

3-3. 熱膨張係数を用途に応じて選べる

温度変化でどれだけ材料が伸びるかを表すのが、熱膨張係数（CTE）です。半導体チップ、インターポーザー、下側のパッケージ基板は別々の材料なので、加熱・冷却時の伸び方が違うと、接合部に応力が生まれます。

ガラスは組成によってCTEを変えられるため、チップ寄りのCTEを選ぶのか、下側の基板とのバランスを優先するのかを設計できます。[参考2・参考4]

例えば、チップとガラスのCTE差を5 × 10⁻⁶/K、端部までの基準長さを50 mm、温度変化を**100℃**と仮定すると、自由に伸縮した場合の長さの差は、

50 mm × 5 × 10⁻⁶/K × 100 K = 0.025 mm = 25 µm

となります。これは応力や実際の反りをそのまま計算した値ではありませんが、数十µm単位の位置ずれを扱う接合では、材料の伸縮差を無視できないことが分かります。

3-4. ガラスは必ずしも「放熱に優れる」材料ではない

ここは宣伝的な説明だけでは見落としやすい部分です。一般的な実装用ガラスの熱伝導率はおおむね1 W/(m·K)前後で、室温で100 W/(m·K)を超えるシリコンと比べると低くなります。種類や温度によって値は変わります。

単純な例として、厚さ0.3 mm、伝熱面積1 cm²、熱伝導率1 W/(m·K)の均一なガラス板を、熱が厚さ方向だけに流れると仮定すると、熱抵抗は次式です。

熱抵抗 Rth = 厚さ ÷（熱伝導率 × 面積） = 3 K/W

この数値はパッケージ全体の熱抵抗ではありません。実物ではチップ上面のヒートスプレッダー、接合材、銅配線、TGV、周辺部材にも熱が流れるためです。それでも、ガラスへ置き換える際には電気性能の改善と熱設計を別々に検証する必要があることが分かります。[参考5]

4. 他のインターポーザー材料との比較

観点	シリコン	ガラス	有機系材料
微細配線形成	半導体後工程技術で非常に有利	高密度RDLが可能だが工程開発・重ね合わせ精度が必要	材料と層構造による制約を受けやすい
基板の絶縁性	抵抗率などに依存する	高い	高い
高周波の誘電損失	通常のシリコンでは不利な場合がある	低損失グレードを選べる	低損失樹脂も選べる
大面積化	ウエハー寸法・加工設備の制約	矩形パネル展開が可能	大型パネル量産の実績が多い
寸法安定性・平坦性	高い	高い材料・形状を選べる	熱・吸湿・積層の影響を受けやすい
熱伝導	高い	シリコンに比べて低い	一般に低いがフィラー等で変わる
主な量産課題	大面積化、TSV・高密度配線コスト	TGV加工、銅密着、割れ、パネル精度	微細化、反り、多層位置合わせ
製造基盤	高度に成熟	材料・工程ごとに開発段階が異なる	パッケージ基板として成熟

この比較から分かるのは、ガラスがすべての項目で勝つわけではないということです。最も細かい配線密度が必要ならシリコンが有利な場合があります。既存の製造コストや供給量が最優先なら有機基板が有利な場合もあります。ガラスは、比較的大きな面積、高い配線密度、寸法安定性、高周波性能の組み合わせが求められる領域で特に魅力があります。

5. TGVはどう作るのか――最大の技術的な難所

TGVは**Through-Glass Via（ガラス貫通電極）**の略です。穴を開けるだけでは電極にはなりません。穴の側壁に金属を形成し、上面と下面を電気的につなぐ必要があります。

5-1. まずガラスに微細な穴を作る

代表的な加工法には次のようなものがあります。

方式	加工の考え方	強み	注意点
CO₂レーザーなどによる直接加工	レーザーのエネルギーでガラスを局所的に除去	高速に穴を形成しやすい	熱影響、微小クラック、テーパー形状
UV・エキシマレーザー加工	短波長の光で高精度に加工	微細加工・熱影響低減の余地	速度、加工効率、設備コスト
レーザー改質＋選択エッチング（LIDE/SLE系）	超短パルスレーザーで内部を改質し、改質部を薬液で除去	高アスペクト比や高品質側壁を狙える	改質条件、薬液、穴形状・残渣の制御
サンドブラスト・機械加工	砥粒などで材料を除去	大きめの穴などで利用可能	欠け、形状精度、微細化の限界
ドライエッチング	マスクを使いプラズマ反応等で除去	マスク定義・パターン加工に適する場合がある	深穴の速度、選択比、装置コスト

ここで重要なのが、レーザー改質とレーザー穴開けは同じではないことです。LIDE/SLE系では、まずガラス内部の決められた位置をレーザーで改質し、続く選択的なエッチングでその部分を除去します。レーザーで一気にガラスを吹き飛ばす直接加工とは、穴の形成メカニズムが異なります。[参考1]

エッチングにはフッ化水素酸を含む薬液が使われる場合がありますが、多成分ガラスでは溶け出した成分が難溶性のフッ化物などを作り、細い穴の内部に残ることがあります。したがって、穴の形成速度だけでなく、側壁・残渣・洗浄性まで含めてプロセスを決める必要があります。[参考1]

なお、TGVの穴加工と、RDLの層間絶縁膜に接続穴を作る工程は別です。後者ではフォトリソグラフィーや絶縁膜のプラズマ加工が中心となる場合があり、「ガラスパッケージのビアはすべて同じ装置で作る」とは考えません。

5-2. 穴径だけでなく、深さと形状が効いてくる

例えば厚さ300 µmのガラスに、直径30 µmの穴を開ける場合、深さと穴径の比（アスペクト比）は10です。単純な穴の数だけでなく、これだけ細長い穴の内壁全体に均一な金属層を作れるかが問題になります。

穴の形はストレート形状とは限りません。テーパー形状、中央部がくびれた形状などがあり、開口径が同じでも金属の付き方、薬液の流れ、銅の充填、応力集中の位置が変わります。

5-3. 穴の内壁に銅を付け、導通させる

ガラスは電気を通さないため、いきなり電解銅めっきをしても、穴内に電流を流すための導電層がありません。通常は前処理・密着改善・シード形成を行ってから、必要な厚さまで銅を成長させます。

代表的な工程は次の流れです。

1. 穴加工・洗浄：加工でできた微小欠陥や残渣を管理する。
2. 密着改善・下地形成：TiやCrなどの薄い密着層、表面処理、触媒処理などを適用する。
3. シード層形成：スパッタや無電解めっきなどで、穴の内壁に導電性の初期膜を作る。
4. 電解銅めっき：側壁の導電層を厚くする、または穴内部を銅で充填する。
5. 熱処理・平坦化・検査：残留応力、電気抵抗、空隙、接続状態を確認する。

銅の形成方式には、側壁だけを覆うコンフォーマル型と、内部を銅で埋める充填型などがあります。充填型が適する場合もあれば、応力・コスト・必要性能に応じて側壁型を選ぶ場合もあります。したがって「穴の中は必ず銅で完全に埋める」とは限りません。

金属化の問題は単なる「めっきが付く・付かない」ではありません。穴の入口で先に銅が厚くなると、内側に薬液が入りにくくなり**ボイド（空隙）**が残ることがあります。逆にシード層が途切れると、その部分はめっき不足となって抵抗増加や断線の原因になります。パルスめっき、添加剤、液流、電流密度の制御が課題となります。[参考1・参考6]

5-4. 最後にRDLを積層し、チップを実装する

TGVができたら、表面側へ絶縁膜と銅配線を形成し、必要に応じて複数層のRDLを積み重ねます。配線形成にはフォトリソグラフィー、シード形成、電解めっき、不要金属の除去などが組み合わされます。

その後、接合用の端子やバンプを作り、チップ実装、封止・アンダーフィル、裏面側との接続、個片化・検査へ進みます。実際の順序は「TGV先形成」「RDL先形成」などのプロセス設計によって異なります。

Georgia Techの研究では、150 × 150 mmのガラスパネル上で、6 µmピッチのRDLと56 µmピッチのチップ接続を組み合わせた2.5D実装の実証が報告されています。これはガラス上でも高密度配線が成立する例ですが、実証値をそのまま一般的な量産仕様と読み替えてはいけません。[参考3]

6. 電気特性は「ガラスの誘電損失」だけで決まらない

高性能なインターポーザーでは、**信号品質（SI）と電源品質（PI）**を同時に考える必要があります。

信号配線では、線幅・間隔・絶縁膜厚・基準面（グラウンド）によって特性インピーダンスが変わります。高速信号はTGVへ曲がる部分やバンプ接続で不連続を生じ、反射・挿入損失・クロストークの原因になります。電源供給側では、電源とグラウンドの抵抗・インダクタンス、デカップリング容量、同時スイッチングノイズが重要です。

IEEE EPSの解説には、30 GHzでTGVを含む伝送線路と含まない伝送線路の挿入損失差を比較した研究例が示されています。同じ評価条件の一例では、側壁めっき型が0.48 dB、一部充填型が0.34 dB、完全充填型が0.23 dBでした。[参考1]

この数値は、すべてのTGVに当てはまる一般性能ではありません。設計・材料・測定条件が違えば結果は変わります。ただし、ガラスの材質が同じでも、穴の金属構造によって高周波損失が変わるという点は重要です。

つまり、材料選定後にも、RDLの伝送線路設計、TGVの径・長さ・配置、信号とグラウンドのペア構成、パッケージ基板への接続を一体で最適化する必要があります。

7. 最大の弱点は「割れ」と「熱応力」――どこから壊れるのか

ガラスは硬く寸法が安定していても、欠けや微小クラックに敏感な脆性材料です。特に、大型・薄板化したパネルでは搬送時のたわみ、チャックや支持部との接触、TGV形成時の損傷、ダイシング端面の欠陥が問題になります。

不具合	起きやすい場所・要因	主な対策の方向
クラック・欠け	穴の周囲、外周、搬送支持点	穴加工条件、端面品質、支持方法の最適化
銅とガラスの剥離	TGV側壁、RDL下地	前処理、密着層、熱処理・残留応力の管理
ボイド・断線	高アスペクト比TGVの内部	シード被覆、液流、めっき波形、検査
反り・位置合わせ不良	大面積パネル、積層RDL	CTEと膜応力の調整、支持・温度管理
はんだ接合疲労	チップ・パッケージとの接合部	CTEの組合せ、接合材・構造の最適化
熱抵抗の増大	チップ下方の熱経路	上面放熱、銅経路、熱設計の見直し

特に注意したいのが銅とガラスの熱膨張差です。銅はガラスより大きく膨張する組み合わせが多いため、電源投入や温度サイクルのたびに、TGV内壁と周辺のガラスへ繰り返し応力がかかります。側壁への微小クラックや金属の剥離、銅の突出などにつながる可能性があります。

また、複数層の銅・絶縁膜を積んだ後、ガラス端面の傷を起点に水平方向へクラックが広がる「SeWaRe（背割れ）」と呼ばれる現象も報告されています。端部から配線を一定距離後退させる設計、膜厚・膜応力の最適化、個片化条件の改善が対策候補です。[参考1]

一方、ガラスの信頼性が一律に低いという意味でもありません。TGVを100個ずつ直列につないだ試験構造で、−40〜85℃、1,000サイクルの試験後も電気抵抗が安定した研究例があります。[参考1] この結果は可能性を示しますが、製品寿命全体を保証するものではなく、材料・穴形状・実装構造ごとの検証が必要です。

8. なぜ「大面積パネル化＝安価」と単純に言えないのか

ガラスインターポーザーには、FPD（フラットパネルディスプレー）製造の大面積ガラス加工技術を活用できる可能性があります。しかし、素材サイズのスケールメリットが、そのまま製品コストの低下につながるわけではありません。

例えば、300 mmウエハーの円の面積は約707 cm²、510 × 515 mmの矩形パネルの面積は約2,627 cm²で、単純な面積比は約3.7倍です。これはあくまで材料表面の比較であり、取り数は端部除外領域やチップ寸法、レイアウトによって変わります。

半導体パッケージでは、ガラス上のTGV、RDL、位置合わせマークなどを何度も高精度に重ねる必要があります。パネルが大きくなるほど、局所的な伸縮・反り・温度分布・チャック保持の影響が問題になりやすくなります。

特に量産装置では、次の点が歩留まりと設備コストを左右します。

1. 穴加工の生産性：パネル一枚に必要なTGV数と、必要品質を満たす穴加工速度。
2. 成膜・めっき均一性：中心と端での膜厚差、穴内部の薬液交換、めっき電流分布。
3. 露光の重ね合わせ精度：RDLを多層化した際の位置合わせ誤差と、基板の局所変形。
4. 搬送・保持・洗浄：薄板割れ、裏面の傷、パーティクル、乾燥時の残液・汚染。
5. 欠陥検査：表面配線のオープン／ショートだけでなく、TGV内部の空隙・クラック・密着不良の検出。
6. 修理できない欠陥の影響：工程が進んでからTGV断線が判明すると、それまでに形成したRDLや搭載部品の価値も失われる。

大面積FPDの経験は、搬送、面内均一性、薬液管理、プラズマ処理、熱変形管理の面で有効です。一方、半導体実装では微細配線の寸法精度と多層の重ね合わせ精度が強く要求されるため、FPD装置を大きさだけ合わせて転用すれば済む話ではありません。

ここに、材料研究と量産装置開発の間にある本当の難所があります。

9. FOPLPとの関係――共通する工程と、異なる基体

FOPLP（Fan-Out Panel-Level Packaging）は、パネル上で複数チップをまとめて再配線・封止し、個片化する実装技術です。ガラスインターポーザーとは基体と接続構造の考え方が異なります。

比較項目	ガラスインターポーザー	代表的なFOPLP（再構成パネル方式）
配線を支える主な基体	恒久的に残るガラス	チップを埋め込んだ封止樹脂など
厚さ方向の導通	TGVなど	モールド内・表裏の配線構造に応じたビアなど
RDL	チップレット間および上下接続に利用	ファンアウト領域へ端子を再配置
主な寸法変化の要因	ガラスと積層膜の熱膨張差、薄板たわみ	樹脂の硬化収縮、熱膨張、反り
共通する課題	大面積露光、配線形成、めっき、搬送、検査	大面積露光、配線形成、めっき、搬送、検査

なお、FOPLPでガラスを一時キャリアとして使う場合もあります。このとき最終製品にガラスが残らないなら、ガラスインターポーザーとは呼びません。両技術は競合するだけでなく、工程・装置技術を共有し、組み合わせられる場合があります。

10. 実用化はどこまで進んでいるのか

ガラスTGVや微細RDLは、すでに研究室だけの机上構想ではありません。Corningは2016年の技術報告で、ガラスのウエハー／パネル加工、TGV形成、信頼性評価に関する実績を示しました。[参考2] Georgia Techでも、ガラス上の2.5D接続が実証されています。[参考3]

材料メーカーのSCHOTTは、現在も先端実装向けのガラスパネルを製品として紹介しています。[参考4] ただし、材料や穴加工済みパネルの供給があることと、GPU＋HBM級の全面ガラスインターポーザーが業界標準として量産されていることは区別すべきです。

2025年のIEEE EPS技術解説でも、ガラスコア基板は有望な技術として紹介される一方、量産展開にはTGV形成、金属化、クラック対策の進展が必要とされています。[参考1]

用途によって求められる性能は違います。高周波モジュール、受動部品の集積、光電融合、高性能チップレット実装では、最適なガラス材料・基板厚・配線密度・コスト構造も同じではありません。今後も一種類のガラス技術ですべてを置き換えるというより、用途ごとに有利な構造から採用が進むと考えるのが妥当です。

11. よくある疑問

Q. ガラスの中を電気が通るの？

いいえ。ガラスは絶縁体です。電気は表面の銅配線や、TGVに形成した銅などの導体を通ります。

Q. ガラスならシリコンより配線を細くできる？

必ずしもそうではありません。シリコンは半導体製造で培われた極微細配線技術に強みがあります。ガラスのメリットは、微細配線に大面積・寸法安定性・低損失材料の選択肢を組み合わせられる点です。

Q. ガラスのTGVは、シリコンのTSVより簡単？

TSVではシリコンの深掘り加工や絶縁・バリア・金属化が必要です。一方TGVも、微細穴の形成、残渣・クラック管理、金属密着、めっき充填が必要です。加工方法が違うだけで、必ず簡単とはいえません。

Q. ガラスは割れるのに、半導体に使って大丈夫？

欠陥を抑えた加工、端部設計、搬送・保持、熱膨張差の管理で信頼性を高めることができます。ただし脆性材料である点は消えず、用途に応じた試験が必要です。

まとめ：ガラスへの置換ではなく、配線プラットフォームの再設計

ガラスインターポーザーの本質は、「シリコンの板をガラスの板に替えること」ではありません。

ガラスの平坦性・絶縁性・材料設計の自由度を使い、RDLとTGVを組み合わせて、複数チップを大面積かつ高速に接続するための配線基盤を作り直すことです。

技術的な鍵は三つあります。

1. TGVの加工品質：穴径だけでなく、クラック、側壁、残渣、めっき・充填品質まで成立させる。
2. 電気・熱・機械の統合設計：高周波損失を抑えながら、放熱経路と熱膨張差を同時に扱う。
3. パネル量産の歩留まり：大面積化による潜在的なコストメリットを、実際の加工・検査・実装で損なわない。

半導体の性能が一枚のチップだけで決まらなくなった今、「チップをどうつなぐか」そのものが半導体の競争力になっています。ガラスインターポーザーは、その選択肢を広げる有力技術なのです。