DIP・SOP・QFP・QFN・BGAの違い――半導体パッケージはなぜ形を変えてきたのか
半導体パッケージの代表的な5方式を、端子配置、内部構造、配線密度、寄生インダクタンス、放熱、基板実装、信頼性まで比較。QFNの露出パッドやBGAの反りなど、選定時の実務上の落とし穴も解説する。
この記事の結論
- DIP・SOP・QFP・QFN・BGAの本質的な違いは、外部端子を基板へどう接続し、限られた面積に何本配置するかにある
- 端子を短くすると電気特性を改善しやすいが、放熱・はんだ付け・検査・修理まで含めた設計が必要になる
- 同じQFNやBGAでも内部のワイヤボンディング／フリップチップ、材料、基板設計次第で性能は変わる
「黒い四角い部品」の形には理由がある
電子基板を眺めると、足の生えた黒い四角形、足が見えない小さな四角形、裏側に無数のはんだボールが並んだ部品がある。同じように半導体チップを収めているのに、なぜこれほど外形が違うのだろうか。
答えは、チップを保護する箱を作るだけでは、半導体を電子機器の中で使えないからである。
半導体パッケージには、少なくとも次の役割がある。
- 数十～数千にもなる電気信号や電源を、微細なチップからプリント基板へ引き出す。
- チップで発生した熱を、基板や空気、放熱器へ逃がす。
- 温度変化や振動、湿気、組立工程からチップと接続部を守る。
- 工場で正確に実装でき、必要に応じて検査・交換できるようにする。
DIPからBGAへの変化は、単なる小型化の歴史ではない。「端子数」「電気特性」「熱」「生産性」「検査・修理のしやすさ」の間で、どの制約を優先するかという設計の歴史である。
本記事では代表的なDIP、SOP、QFP、QFN、BGAを取り上げる。外観だけでなく、チップ内部からプリント基板へ至る経路まで追い、どの方式が何に向くのかを考えていこう。
まず結論――5方式の違いを一枚で比較
| 方式 | 基板への外部接続 | 端子の配置 | 得意なこと | 苦手・注意点 |
|---|---|---|---|---|
| DIP（Dual In-line Package） | 穴に挿し込むピン（挿入実装） | 長辺側の2列 | 手作業、ソケット交換、教育・試作 | 実装面積、高密度化 |
| SOP（Small Outline Package） | 基板表面にはんだ付けするリード | 2辺 | 比較的少ない端子を薄型・低コストで接続 | 多端子化、配線の取り回し |
| QFP（Quad Flat Package） | 外周へ伸びるガルウィング形リード | 4辺 | 多端子化と外観検査の両立 | リード変形、細ピッチ実装 |
| QFN（Quad Flat No-lead） | 底面の短い金属端子 | 主に底面外周 | 小型化、短い電流経路、基板を使った放熱 | 接合が見えにくい、実装条件に敏感 |
| BGA（Ball Grid Array） | 底面のはんだボール | 底面の面配列 | 高端子数、多層基板との高密度接続 | 内側ボールの配線引き出し、反り、検査・修理 |
この表の「得意」は一般的な傾向であり、絶対的な性能順位ではない。例えばQFPにも放熱用の露出パッドを持つものがあり、BGAにもワイヤボンディング型とフリップチップ型がある。外形の名前だけで速度や温度性能を断定することはできない。（参考資料1・2）
端子が「2列」から「4辺」、さらに「底面外周」「底面全体」へ移る流れを、同じルールで見比べよう。DIP／SOP／QFPは上面、QFN／BGAは端子配置が分かる底面として描いている。
最初に知っておきたい3つの異なる分類
半導体パッケージの説明では、次の3つが混同されやすい。
| 見ているもの | 代表例 | 意味 |
|---|---|---|
| 外部端子の形状・配置 | DIP、QFP、QFN、BGA | 完成品をプリント基板へどう接続するか |
| チップとパッケージ内部の接続 | ワイヤボンディング、フリップチップ | チップ上の電極からパッケージ内部へどう電気を取り出すか |
| パッケージの製造・集積方式 | リードフレーム型、基板型、WLP、FOWLP、SiP | 何を支持体とし、どの工程・範囲で組み立てるか |
例えば**「ワイヤボンディングのQFN」も「フリップチップのQFN」も存在する**。同様に、BGAだから必ずフリップチップというわけではない。これが重要な前提になる。（参考資料1・3）
パッケージの内部では何がつながっているのか
一般的な樹脂封止型半導体の内部は、次の部材から成る。実際の製品では省略・置換される部材もある。
| 部材 | 役割 | 設計上の論点 |
|---|---|---|
| シリコンチップ（ダイ） | トランジスタや配線を形成した本体 | 電極位置、消費電力、発熱分布 |
| ダイアタッチ材 | チップを支持体へ接着・固定 | 熱伝導、接合信頼性、応力 |
| ワイヤ／バンプ | チップの電極と外部配線を結ぶ | 抵抗、インダクタンス、接続密度 |
| リードフレーム／パッケージ基板 | 電流・信号・熱を外部へ渡す | 配線可能数、電源供給、放熱経路 |
| 封止樹脂・蓋など | 湿気、衝撃、異物から保護 | 熱膨張差、吸湿、反り |
| リード／端子パッド／はんだボール | プリント基板と接続する | ピッチ、はんだ接合、検査 |
ワイヤボンディング型を単純化すると、電気の通り道は次のようになる。
チップ上の電極 → 細いボンドワイヤ → リードフレームまたはパッケージ基板 → 外部端子 → はんだ接合 → プリント基板
フリップチップ型ではチップを表裏反転させ、チップ上のバンプや銅ピラーを支持体側へ直接つなぐ。長いワイヤを省けるため、接続長や寄生成分を小さくしやすい。ただし、熱の逃がし方や製造コストも変化し、常にフリップチップが優れるとは限らない。（参考資料3）
次の断面では、青い矢印だけをたどるとチップ電極からプリント基板までの代表的な電気経路を比較できる。微細なチップ側バンプと、BGA底面の大きな外部ボールは別の部材である。
製造工程も外形によって変わる
典型的な工程は、ウェハの薄化・切断 → チップ搭載 → 内部接続 → 樹脂封止 → 端子形成・個片化 → 検査という順序で捉えられる。ただし全方式に共通の固定工程ではない。
- DIP・SOP・QFPでは、リードフレームにチップを固定し、ワイヤで接続し、封止後にリードを成形する構造が代表的である。
- QFNでもリードフレームを使う例が多いが、リードを長く外へ曲げず、底面の金属面を端子として利用する。
- 基板型BGAでは、チップと多層パッケージ基板を接続し、基板底面にはんだボールを設ける。内部接続はワイヤ型にもフリップチップ型にもできる。
つまり、外観の変化は実装工場だけでなく、組立工場で必要になる設備・工程の変化も伴っている。
1. DIP――穴へ挿すという、分かりやすい接続
DIPは、パッケージの長辺2方向からピンが伸びた形状である。プリント基板のスルーホールへ挿入し、裏面側ではんだ付けする。表面に載せるだけの部品とは異なる、**挿入実装（Through-hole Technology：THT）**の代表例だ。
DIPが今も便利な理由
- ブレッドボードやICソケットと相性がよく、試験時に交換しやすい。
- 比較的太いピンが並ぶため、手はんだでも扱いやすい。
- 基板の穴を貫通して機械的に保持されるため、用途によっては固定方法として有利になる。
一方、ピンを通す穴と、その周囲の配線・部品禁止領域が必要になる。端子数を増やすほど本体が長くなり、基板面積も取る。高密度の両面実装や微細な多端子ICには不向きである。
誤解しやすい点： DIPは「必ず交換できる」わけではない。交換の容易さはソケットを使用するかどうかに大きく左右される。基板へ直接はんだ付けしたDIPの交換には、複数ピンのはんだ除去が必要になる。
2. SOP――リードを基板表面に移した小型パッケージ
SOPは、2辺から出たリードを基板表面の電極へはんだ付けする。DIPと同じ2列系の端子配置でも、基板の穴に挿す必要がない。薄く、小さく、表面実装（Surface Mount Technology：SMT）へ適した構造になる。
具体的には、電源管理IC、アナログIC、インターフェースICなど、比較的少ない端子数の製品でよく見かける。
SOP、SOIC、SSOP、TSSOPなどは近縁の呼び方だが、外形寸法や厚さ、端子ピッチは同じではない。「SOPだから同じ基板パターンに載る」とは考えないことが重要だ。（参考資料1・4）
表面実装で増える自由度と制約
基板に貫通穴を設けずに搭載できるため、配線や両面実装の自由度が上がる。一方、はんだペースト印刷・部品搭載位置・リフロー温度管理という量産技術の影響が大きくなる。
端子は2辺にしか並べられないため、端子数が増えるとパッケージ長が伸びやすい。その制約に対して、次のQFPは4辺すべてを使う。
3. QFP――4辺に端子を展開し、多端子化する
QFPの特徴は、パッケージの4辺から外へ向かって曲がったガルウィング形のリードである。マイコン、制御IC、ASICなど、一定の端子数を必要とする製品に用いられてきた。
同程度の本体サイズと端子ピッチで比較すれば、2辺だけを使うSOPよりも端子の配置可能数を増やしやすい。
長いリードは、弱点だけではない
リードが外側へ伸びると、必要面積は増える。さらに細いリードが曲がり、隣の端子と接触したり、実装位置がずれたりするリスクもある。
しかし、外側から接合部にアクセスできることは大きな利点だ。
- はんだの濡れ形状やブリッジを外観検査しやすい。
- 手作業・治具による再はんだ付けやリワークの選択肢が比較的多い。
- リードが機械的に変形できるため、温度変化で基板とパッケージの伸び方が異なる場合、変位の一部を吸収できることがある。
ただし、細ピッチ化するとはんだペースト量、リードの平坦性、部品搭載精度が不良率を左右する。メーカーは端子寸法に応じたランド形状やステンシル厚、リフロー条件の最適化を求めている。（参考資料4）
なお、QFPにも中央露出パッド付きの熱強化型がある。したがって「QFPは放熱が悪く、QFNは良い」という単純な分類は成り立たない。
4. QFN――リードを短くしたことで生まれた利点と難しさ
QFNでは、QFPのように外へ長く張り出すリードを使わず、パッケージ底面の周囲に短い金属端子を配置する。樹脂外形と占有面積を小さくしやすく、長いリードによる電気的な寄生成分も抑えやすい。
さらに多くのQFNには、底面中央に比較的大きな**露出パッド（Exposed Pad：EP）**が設けられている。ただし、露出パッドの有無や電気的な接続先は製品ごとに異なる。
放熱は「QFNを選ぶ」だけでは完成しない
発熱するチップから外へ熱を逃がすには、熱の通り道を連続させる必要がある。
チップ → ダイアタッチ材 → 露出パッド → はんだ → 基板の銅箔 → サーマルビア → 内層・裏面の銅箔
この経路を設計できれば、露出パッドは効果的な熱の出口になる。一方、露出パッドを基板へ適切にはんだ付けしなければ、パッケージ自体が熱に強い設計でも、その性能を十分に引き出せない。（参考資料5）
橙色の経路は、パッケージ内だけでなく基板の銅箔・ビアまで連続している。どこか一つの接続や銅量が不足すれば、そこで熱の流れが制限される。
ここで重要になるのが、はんだの**ボイド（空隙）**である。はんだ層に大きな空隙ができると、接触面積が減少し、放熱経路を妨げる場合がある。
中央パッドへペーストを全面印刷すればよいのか？
直感的には「金属面の全面にはんだを塗れば、熱も電気もよく流れる」と思うかもしれない。しかし、中央の大きなパッドへペーストを過剰に供給すると、部品が浮き上がり、周囲の小さな端子の接合が不安定になることがある。またフラックス由来のガスが逃げにくくなる。
そのため、QFNでは中央パッドを複数の小さな開口に分けた窓枠状（分割開口）のステンシルが使われる。Analog Devicesの特定のQFN向け組立ガイドは、中央パッドに対して50～80%のペースト面積率を推奨している。（参考資料5）
これはQFNすべてに適用できる万能値ではない。実際にはパッド寸法、ステンシル厚、はんだ材料、ビア構造、メーカー指定を組み合わせて決める。
全面へ一度に印刷する方法と、複数の小さな窓へ分ける方法では、供給されるペースト量とガスの抜け方が変わる。分割開口は万能形状ではなく、条件を調整するための設計例である。
サーマルビアも「穴を開ければよい」ではない
露出パッドの直下にビアを設ければ内層の銅箔へ熱を移しやすくなる。しかし、開いたビアから溶融はんだが吸い込まれるはんだウィッキングが起こると、中央パッドの接合量が不足し得る。そのため、ビアの充填・閉塞、ソルダーマスクによる処理などを基板製造技術と合わせて設計する。（参考資料5・6）
QFNの最大の実装上の弱点――はんだ接合が見えない
通常のQFNは、端子の主要な接合部が本体の下に隠れる。QFPのように側面からはんだフィレットを目視することが難しい。
そこで量産時には、はんだ印刷工程の管理、必要に応じたX線検査、電気検査などが重要になる。側面まで金属を露出させ、はんだの濡れを外観検査しやすくしたウェッタブル・フランク（側面濡れ端子）QFNもある。（参考資料5）
QFNは、小型で電気特性に有利な形にした代わりに、基板設計と実装品質への依存を強めた方式と考えると理解しやすい。
5. BGA――端子を「周囲」から「面全体」へ広げる
QFPや一般的なQFNでは、外部端子を主にパッケージの周囲へ並べる。一方、BGAは底面に多数のはんだボールを**格子状（アレイ状）**に配置する。
この変化は決定的だ。端子の数が増えても、周囲の長さだけに依存せず、底面の面積を利用できる。
数を入れて比較すると違いが分かる
同じ12mm角程度の領域を使う、次の単純な仮想設計を考えてみよう。
| 配置 | 仮定 | 端子数 |
|---|---|---|
| 周囲配置 | 各辺24端子のQFP | 24 × 4 = 96端子 |
| 面配列 | 12行×12列のBGA | 12 × 12 = 144端子 |
この例は配置原理を示すための概算であり、実際に両方式が同じ外形・同じ実装面積で成立することを保証するものではない。リードの張り出し、端子間隔、パッケージ端からの余白、電気的な空き端子などは省略している。
ただし、根本的な違いは明確だ。周囲配置の端子数はおおむね一辺の長さに比例して増えるのに対し、面配列で端子ピッチを一定に保てれば、配置候補数はおおむね一辺の長さの2乗に比例して増える。
これが、多数の信号線・電源・GNDを持つプロセッサやメモリでBGAが重要になる理由の一つである。（参考資料2）
それでも「並べたボールを全部使える」とは限らない
BGAの底面中心付近にあるボールは、プリント基板上で外周の端子に囲まれている。したがって、信号を外へ引き出すには隣接ボールの間を通す配線や、**ビアを使って別の配線層へ逃がす設計（配線エスケープ）**が必要になる。
端子ピッチが細かくなり、信号数が増えるほど、基板に微細配線・多層化・ビルドアップ構造が必要になり得る。部品の単価だけを比べると、パッケージを小さくした分だけ基板の製造費が上がるという逆転も起こり得る。
外側のボールは表層から引き出せても、内側では隣接ボールを避けながらビアで別層へ移る必要がある。電源・GNDはプレーンへ接続できるため、全ボールを同じ信号配線として描いてはいない。
BGAの内部にも2つの代表方式がある
- ワイヤボンディング型BGA： チップをパッケージ基板に載せ、ボンドワイヤで基板配線へ接続する。
- フリップチップBGA（FCBGA）： チップの電極側を下へ向け、バンプや銅ピラーを通して高密度のパッケージ基板へ接続する。
後者は高密度な信号・電源配線に適するが、多層のパッケージ基板、微細接続、熱・応力管理が必要になる。AmkorのFCBGA技術資料では、ビルドアップ多層基板や微細ビア、細線配線を組み合わせて接続密度を高める構成が示されている。（参考資料7）
つまり、BGAという名前は底面ボールの配置を示す言葉であり、「内部が最先端の方式である」という意味ではない。
高密度化の代償は、反りとはんだ接合信頼性
BGAでは、パッケージ底面の接合部を完成後に直接観察しにくい。また、シリコン、樹脂、銅、基板材料などは熱膨張率が異なるため、組立時の加熱・冷却でパッケージが反る。
この反りが大きいと、ボールと基板パッドが接触せずオープン（未接続）になったり、隣接部の接触でショートしたりする場合がある。MicronのBGA製造ガイドも、反り・端子の平坦性・吸湿管理を実装上の重要項目として扱っている。（参考資料8）
さらに稼働中の温度サイクルでパッケージと基板が繰り返し異なる量だけ伸縮すると、はんだ接合部へひずみが蓄積する。長期信頼性には、ボール径、パッケージ寸法、基板材料、配置、使用温度などの組み合わせが影響する。
反りは凹・凸のどちらにも起こり得て、反っただけで必ず不良になるわけではない。次の図は、条件によって一部のボールが基板へ届かず、オープンになり得る一例を示す。
形状の違いを「電気」「熱」「機械」の3つで読み解く
ここからは外観の暗記を一段進めて、なぜ短い接続・大きなパッド・柔らかいリードが設計に効くのかを考える。
① 電気：短い接続はなぜ有利なのか
パッケージの導体には抵抗だけでなく、寄生インダクタンスや寄生容量がある。特に急激に電流が変化すると、インダクタンスに次の電圧が生じる。
例えば寄生インダクタンス1nHの経路で、電流が1nsで1A変化した場合、単純計算では
となる。小さなインダクタンスでも、高速スイッチングでは無視できない電圧が現れるわけだ。
長いリードやワイヤを省略し、電源・GNDを多数の短い経路で接続できれば、一般に電圧変動やリンギングを抑える設計がしやすくなる。実際、TIはワイヤ接続を銅バンプ接続に置き換えることによる寄生成分低減を説明している。（参考資料3）
ただし、重要なのはチップの内部配線から、実装基板の電源・GNDまでを含む電流ループ全体である。QFNを使っても、基板上で大きく迂回する配線を作れば利点が失われる。
② 熱：発熱量が同じでも温度は変わる
半導体の発熱は、最終的に周囲の環境へ逃がさなければならない。初歩的な温度の概算には、次の関係が使える。
ここで、Tjはチップ接合部温度、Taは周囲温度、Pは消費電力、RθJAは接合部から周囲までの熱抵抗を表す。
例えば、同じ周囲温度40℃、発熱2Wで、実装環境を含む実効熱抵抗が25℃/Wなら概算90℃、40℃/Wなら120℃となる。パッケージと基板の放熱経路の違いだけで、30℃もの差がつくという仮想例だ。
ただし、データシート記載のRθJAは特定条件の基板・周囲環境で測定または評価された指標である。数値をそのまま実製品へ移すと大きく外れることがある。実設計では基板の銅面積、層構成、風速、近接部品、熱抵抗の定義も確認する。（参考資料9）
また、露出パッド付きのQFNを選んでも、そのパッドがどの電位につながるかを確認せずGNDへ落としてはいけない。GND接続を指定する製品もあれば、別電位や特別な接続指示を持つ製品もある。必ず個別データシートを優先する。
③ 機械：小さく硬い接続ほど良いとは限らない
基板とパッケージは、温度が変わると別々の割合で伸び縮みする。ここで問題になるのが熱膨張率（CTE）の差だ。
- QFPの外へ伸びたリードは、条件によっては変位を吸収する「ばね」の役割を果たす。
- QFNは基板との距離が小さく、短い接合部に変位が集中する場合がある。
- BGAははんだボールの高さと配置、材料の組み合わせが、熱サイクル中の接合ひずみに影響する。
このため、単純に「接続が短いほど信頼性が高い」とは言えない。電気的には短い経路が有利でも、機械的には変形できる余地が有利になることがある。
同じ部品でも、基板実装の難しさはこんなに違う
部品メーカーが良好な半導体を作っても、プリント基板への接続が失敗すれば製品は動かない。最終製品の歩留まりや保守性まで見ると、パッケージ選定の意味が変わってくる。
| 方式 | 代表的な実装方法 | 起きやすい問題の例 | 主な検査・対策 |
|---|---|---|---|
| DIP | 穴へ挿入し、フロー／手はんだ | はんだ不足、ブリッジ、ピン曲がり | 外観、導通、ソケット採用 |
| SOP | ペースト印刷→搭載→リフロー | リード浮き、はんだブリッジ | 外観・自動光学検査、印刷条件管理 |
| QFP | ペースト印刷→搭載→リフロー | リードの変形・共面性不良、細ピッチの短絡 | 外観・自動光学検査、リード管理 |
| QFN | 底面端子をリフロー接続 | 中央パッドのボイド、端子の未接続、部品浮き | 印刷条件、X線、側面濡れ端子、電気検査 |
| BGA | ボールを基板ランドへリフロー接続 | ボール未接続、ブリッジ、反り起因の不良 | X線、反り管理、リフロー条件、電気検査 |
「リフロー」は装置温度を決めれば終わりではない
リフローでは、はんだ合金の種類、部品の熱容量、周囲に並ぶ部品、基板の銅量などによって、実際の接合部温度が変わる。メーカーの組立ガイドは、装置の設定温度ではなく、実際のはんだ接合位置の温度履歴を確認するよう求めている。（参考資料4・5）
湿気によるパッケージ損傷にも注意
樹脂パッケージは保管中に湿気を吸うことがある。そのまま高温のリフロー工程へ投入すると、内部の水分が急速に膨張し、剥離や亀裂を起こす場合がある。いわゆるポップコーン現象である。
これを避けるため、製品の**吸湿感受性レベル（MSL）**と、開封後の許容放置時間（フロアライフ）を管理する。MSLの表示、乾燥保管、必要時のベーキングは、特に量産現場で見落とせない。（参考資料8）
ここでの注意： DIPからBGAまでのすべてに同じ手順を適用するものではない。実装方式、部品ごとのMSL、メーカー指定、組立工程に応じて条件を選ぶ。
実際に選ぶなら？――用途から考える5つの例
「最も新しい形状」を選ぶのではなく、製品で何を優先するかから逆算して考えたい。
| 設計シーン | 有力候補 | 選ぶ理由 | 最後に確認すべきこと |
|---|---|---|---|
| 学習用・少量試作でICを交換したい | DIP（ソケット使用） | 手作業が容易 | そもそも当該ICにDIP品があるか |
| 端子数の少ないアナログ・制御回路 | SOP系 | 基板へ載せやすく、実装コストを抑えやすい | ピッチ、必要面積、放熱 |
| 多数の端子を持つ産業用マイコンで検査・修理性を重視 | QFP | 周囲の端子を目視・再加工しやすい | 細ピッチ実装、基板占有面積 |
| 小型の電源ICや高速スイッチング回路 | QFN系 | 短配線や露出パッドを活かしやすい | 接地方法、サーマルビア、ボイド、量産検査 |
| 大量の信号・電源端子を持つプロセッサやメモリ | BGA系 | 底面全体へ多数の端子を配置できる | PCB層数、エスケープ配線、反り、X線検査 |
ここにあるのは選定の出発点であり、特定製品に対する無条件の推奨ではない。同じ機能のICでも、入手可能なパッケージ、基板製造会社の加工能力、発熱量、装置の検査能力によって最適解は変わる。
データシートで最低限見るべき8項目
- ピン数とピン割り当て： 必要な信号線・電源・GNDが収まるか。
- 本体寸法だけでなく実装寸法： QFPのリード張り出しやはんだランドを含む必要面積はいくらか。
- 端子ピッチ・ランドパターン： 基板工場の最小配線幅、ビア径、ソルダーマスク精度で作れるか。
- 内部接続方式： ワイヤ型かフリップチップ型か、電気・熱の経路はどう違うか。
- 熱特性： 発熱量、使用可能温度、熱抵抗の測定条件、露出パッド指定を確認したか。
- 実装条件： はんだ材料、リフロープロファイル、ステンシル設計、MSL指定は何か。
- 検査と修理： 接合部を目視できるか、X線・電気検査・リワーク設備を用意できるか。
- 供給性と総コスト： 部品価格だけでなく基板層数、実装歩留まり、検査、修理費用まで含めたか。
「従来型」から先端パッケージへ――本当に変わったのは何か
ここまで紹介したDIP・SOP・QFP・QFN・BGAは、主に完成した半導体とプリント基板をつなぐ外部端子の形状に注目した分類である。
一方、近年のパッケージ技術では「チップをどう封止するか」だけでなく、複数のチップをどこで、どれだけ高密度につなぐかが重要になっている。
| 技術 | 何が変わるのか | 従来型とのつながり |
|---|---|---|
| FCBGA | フリップチップを多層パッケージ基板へ実装 | 外部端子はBGAでも、内部接続密度が大きく変わる |
| WLP／WLCSP | ウェハ段階で再配線・端子形成などを行う | チップ寸法に近い小型パッケージを実現する方向 |
| FOWLP／FOPLP | チップを再配置した領域に再配線層を形成 | チップ外側へ配線を広げ、従来の有機基板を省く設計も可能 |
| 2.5D／3D集積・SiP | 複数ダイの横方向・縦方向接続や機能の一体化 | パッケージが単なる保護容器から、機能・性能を決める構造へ進む |
ただし、BGA＝従来、FOWLP＝先端という二者択一でもない。高性能なFCBGAも現役の先端技術であり、外部端子としてBGAを使いながら内部は極めて高密度な構造が成立する。
次の「ウェハレベルパッケージング」や「ファンアウト型ウェハレベルパッケージング」の記事を理解するときも、この記事で整理した「外部端子」「内部接続」「製造方式」を分けて考えると、技術の違いが見通しやすくなる。
よくある疑問
Q. QFNはQFPの完全上位互換なのか？
いいえ。 小型化と短い電気経路では利点があるが、QFPには外観検査・リワークの容易さや、外側に伸びたリードによる応力緩和の利点がある。要求性能と製造体制によって選択は変わる。
Q. BGAはQFNより必ず高速なのか？
いいえ。 BGAは多数の外部端子を確保しやすい。しかし、実際の信号性能はチップ内部、ボンドワイヤ／バンプ、パッケージ基板、電源・GND構成、プリント基板配線まで含めて決まる。
Q. 露出パッドがあると放熱は必ず良くなる？
必ずしもそうではない。 露出パッドと基板の銅箔・ビアを適切に接続して初めて効果を発揮する。中央パッドのボイドや不十分な銅面積が性能を制限する場合もある。
Q. CSP、LGA、DFNはどこに入る？
CSP（Chip Scale Package）はチップに近い外形寸法を重視する呼び方で、端子配置名とは別の軸である。LGA（Land Grid Array）は底面のランドを用いる方式で、一般的なBGAのようなはんだボールをパッケージ側に持たない。DFN／SONは2辺系のリードなしパッケージで、QFNと近い考え方を持つ。（参考資料1）
まとめ――性能の良いパッケージとは「用途に合うパッケージ」
DIPからBGAまでを一列に並べると、端子が「2列のピン」から「4辺のリード」へ、さらに「底面パッド」「底面ボールの面配列」へ移ってきたことが分かる。
この流れは、より多くの電気接続を、より短く、より小さな面積に集めたいという要求を反映している。
しかし、その代償として接合部は見えにくくなり、放熱は基板に依存し、配線や反り・接合信頼性の設計は複雑になる。「小さい」「多端子」「新しい」という言葉だけで優劣を付けられない理由は、ここにある。
半導体パッケージの本質は、チップ・パッケージ・プリント基板を、電気・熱・機械の一つの系として成立させることだ。この考え方は、FOWLPやチップレットのような先端実装を理解する際にも、そのまま重要になる。
参考資料・技術根拠
以下は半導体メーカー・パッケージメーカーの一次技術資料。組立条件は製品や材料で異なるため、実設計では対象品番の最新データシートと実装ガイドを優先する。
- Texas Instruments, Packaging terminology — DIP、QFP、QFN、BGA、LGA、WLCSP等の用語と分類。
- NXP Semiconductors, Semiconductor Package Solutions and Innovation — リード付き・リードなしパッケージ、BGA、内部接続方式の概要。
- Texas Instruments, The difference between standard wire-bond QFN and flip-chip packages — ワイヤボンドとフリップチップの電気・熱経路の違い。
- Analog Devices, SMT Assembly and PCB Design Guidelines for Leaded Packages — SOP／QFP等のランド、ステンシル、リフロー設計。
- Analog Devices, SMT Assembly and PCB Design Guidelines for Standard QFN Packages — QFNの露出パッド、ビア、ペースト、X線検査、側面濡れ端子。
- NXP Semiconductors, AN1902: Assembly guidelines for QFN and SON packages（PDF） — QFN／SONの実装・検査・リワーク実務。
- Amkor Technology, FCBGA Laminate Packaging — 高密度配線を持つフリップチップBGAの基板構造。
- Micron Technology, CSN-33: BGA Manufacturer’s User Guide（PDF） — BGAの反り、端子平坦性、MSL、実装上の注意。
- Texas Instruments, Thermal Reference Sheet: Analog（PDF） — RθJA、RθJC、ΨJTなど熱指標の意味と使用上の注意。