TSVとは？――シリコンを貫通して上下の回路をつなぐ配線
Through-Silicon Viaの構造、形成工程、Via-First・Middle・Last、利点と応力・絶縁・歩留まりの課題を説明する。
客観的事実この記事のタイプ：事実・解説
この記事の結論
- TSVはSi基板を厚さ方向に貫通する導電接続
- 2.5D Interposerや3D積層で上下の信号・電源を短く接続する
- 深穴加工、絶縁、Barrier、Cu充填、応力、薄化が重要工程になる
まず結論
TSVはThrough-Silicon Viaの略で、シリコン基板を厚さ方向へ貫通する電気接続です。2.5DのSilicon Interposerや3D積層で、表面側の配線を裏面側へ引き出すために使います。
基本構造
シリコンへ深い穴を作り、側壁へ絶縁膜と金属拡散を防ぐBarrier層を形成し、内部をCuなどの導体で埋めます。
一般的な要素は次の通りです。
- 貫通穴
- Siと導体を隔てる絶縁膜
- Cu拡散を防ぐBarrier・Seed層
- Cuなどの充填金属
- 表面・裏面の接続PadやRDL
主な工程
深掘りDry EtchingやLaserで穴を形成し、絶縁・Barrier・Seedを成膜します。その後、ElectroplatingなどでCuを充填し、CMPで余分なCuを除去します。Waferを裏面から薄化し、TSV端部を露出させます。
工程のどの段階でTSVを作るかにより、Via-First、Via-Middle、Via-Lastなどに分類されます。
メリット
- Package基板を迂回するより配線を短くできる
- 多数の信号を並列に接続できる
- 3D積層の上下接続を実現できる
- Silicon InterposerをPackage基板へ接続できる
難しさ
深く細い穴へ膜を均一に付け、Voidなく金属を埋める必要があります。CuとSiの熱膨張差は応力を生み、近くのTransistor特性へ影響する可能性があります。
絶縁不良、Cu Seam・Void、Wafer薄化時の割れ、裏面位置合わせ、TSV周囲の設計禁止領域、電気抵抗・容量も管理します。
TSVとTGV
Glassを貫通する接続はTGVと呼ばれます。基板材料が異なるため、穴形成、金属化、熱、機械特性も異なります。どちらが優れるかではなく、配線密度、損失、Panel化、コストなどで選びます。